Verification of regular architectures using ALPHA: a case study

We present a formal method for the veriication of regular VLSI archi-tectures. In our method, the behavioral speciication of the chip and its implementation are rst expressed in Alpha, a functional language for the design of regular synchronous architectures. The behavioral speciication is reened down to an abstract architecture description, while the implementation is simpliied by induction techniques up to the same abstract architecture level. Veriication is then done by matching both descriptions. This method has been successfully applied to check the correctness of a 300.000 transistor VLSI systolic chip named Api69. This chip was designed to implement a string comparison algorithm with application to or-thographic mispelling correction and DNA sequence comparison. We describe the Alpha language, the formal transformations used for the veriication process, and their application to the veriication of the Api69 chip. V eriication d'architectures r eguli eres avec Alpha : une etude de cas R esum e : Nous pr esentons une m ethode formelle pour la v eriication d'archi-tectures VLSI r eguli eres. Dans notre m ethode, les sp eciications comportementales du circuit et son impl ementation sont d'abord exprim ees en Alpha, un langage fonctionnel pour la conception d'architectures synchrones r eguli eres. Ces sp eciica-tions sont ensuite raan ees jusqu'' a l'obtention de la description d'une architecture abstraite. L'impl ementation est simplii ee par des techniques d'induction pour at-teindre le m^ eme niveau d'abstraction. La v eriication est alors obtenue en comparant les deux descriptions obtenues. Cette m ethode a et e appliqu ee avec succ es pour v e-riier la correction d'un circuit VLSI de 300.000 transistors appel e Api69. Ce circuit a et e conn cu pour r ealiser un algorithme de comparaison de cha^ nes de caract eres avec des applications a la correction d'orthographe et la comparaison de s equences d'ADN. Nous d ecrivons le langage Alpha, les transformations formelles utilis ees pour la v eriication, et leur application a la v eriication du circuit Api69.